← 一覧に戻る ↓ このページの最下段に移る

JIS X 0011 情報処理用語(処理装置) 1989改正●1987制定

番号 用語 定義 対応英語
11.02.07 送りレジスタ●シフトレジスタ けた送りを行うレジスタ。 shift register
11.01.01 処理機構●プロセッサ 計算機において，命令を解釈し，実行する機能単位。(備)1．処理機構は，少なくとも一つの命令制御装置と，算術論理演算装置とからなる。2．この項はJIS X 0010‐1987［情報処理用語(操作技法及び機能)］の10．01．02を置き換える。 processor
11.01.02 制御装置●命令制御装置●制御機構●命令制御機構 処理機構において，適切な順番で命令を取り出し，各命令を解釈し，その解釈に従って算術論理演算装置やその他の部分へ適切な信号を与える部分。 control unit●instruction control unit
11.01.03 主制御装置●主制御機構 一つの処理機構に二つ以上の命令制御装置がある場合，ある与えられた時間において，他のすべての命令制御装置を従属させる命令制御装置。(備)オペレーティングシステムにおいて，一つの命令制御装置を主制御装置として指定するのは，ハードウェア，ソフトウェア又は双方のいずれであってもよい。 main control unit
11.01.04 刻時機構●クロック 処理機構の演算の規制，割込みの発生，計時などの目的に使用される，正確な時間間隔をもった周期的信号を生成する機構。 clock
11.01.14 内部記憶●内部記憶装置●内部メモリ 入出力チャネルを用いることなく，処理機構からのアクセスが可能な記憶装置。(備)内部記憶装置は，キャッシュメモリ及びレジスタのような他の種類の記憶装置を含む。 internal storage●internal memory
11.01.05 主刻時機構●主クロック 他の刻時機構を制御することを主な機能とする刻時機構。 master clock
11.01.06 マイクロプロセッサ 1個又は数個の集積回路にその要素が集約されている処理機構。 microprocessor
11.01.17 緩衝記憶●緩衝記憶装置●バッファ記憶●バッファ記憶装置 データ転送特性が異なる二つの機能単位の間のデータ転送を可能にするために，一時的にデータを記憶する専用の記憶装置又は専用の記憶領域。(備)緩衝記憶装置は，データ転送をする二つの装置が互いに同期化されていない場合，一方が直列で他方が並列である場合，又は転送速度が異なる場合に用いられる。 buffer storage●buffer
11.01.07 多重プロセッサ●マルチプロセッサ 一つの主記憶装置に共通にアクセスする二つ以上の処理機構をもつ計算機。 multiprocessor
11.01.08 算術演算装置●論理演算装置●算術論理演算装置●算術演算機構●論理演算機構●算術論理演算機構●ALU(省略形) 処理機構において，算術演算［論理演算］［算術演算と論理演算］を行う部分。備考 算術演算装置という用語は，算術演算及び論理演算の両方を行う装置に対しても使われることがある。 arithmetic unit●logic unit●arithmetic and logic　unit●ALU
11.01.08 算術演算装置●算術演算機構●ALU(省略形) 処理機構において，算術演算を行う部分。(備)算術演算装置という用語は，算術演算及び論理演算の両方を行う装置に対しても使われることがある。 arithmetic unit●ALU (abbreviation)
11.01.08 算術論理演算装置●算術論理演算機構●ALU(省略形) 処理機構において，算術演算と論理演算を行う部分。(備)算術演算装置という用語は，算術演算及び論理演算の両方を行う装置に対しても使われることがある。 arithmetic and logic unit●ALU (abbreviation)
11.01.08 論理演算装置●論理演算機構●ALU(省略形) 処理機構において，論理演算を行う部分。(備)算術演算装置という用語は，算術演算及び論理演算の両方を行う装置に対しても使われることがある。 logic unit
11.01.09 パイプライン処理装置●パイプライン処理機構 命令の実行が一連の装置で行われ，かつ，これら複数の装置が複数の命令の適切な部分を同時に処理できるようになっている処理機構。 pipeline processor
11.01.10 アレイ処理装置●アレイ処理機構●ベクトル処理装置●ベクトル処理機構 オペランドが単一の要素だけでなく，データの配列であるような命令を実行することができる処理機構。(備)アレイ処理装置が単一の要素について動作するような特別な場合には，このような要素をスカラと称する。 array processor●vector processor
11.01.11 母線●バス 二つの端点間に位置する複数の装置の間で，データを転送するための機構であって，ある瞬間には1個の装置だけが送信できるもの。 bus
11.01.12 記憶装置●記憶機構 データを格納し，保持し，かつ，取り出すことのできる機能単位。 storage●storage device
11.01.13 メモリ 処理装置及び他の内部記憶装置において，命令を実行するために使われるアドレス可能な記憶空間のすべて。(備)計算機，マイクロコンピュータ及びある種のミニコンピュータでは，主記憶装置よりもメモリという用語のほうがよく使われる。 memory
11.01.15 外部記憶●外部記憶装置●補助記憶●補助記憶装置 入出力チャネルを通してだけ処理機構からのアクセスが可能な記憶装置。(備)外部記憶装置は，周辺装置として考えてよい場合がある。 external storage●auxiliary storage
11.01.16 主記憶●主記憶装置●主メモリ 命令及びその他のデータを，実行又は処理に先立ってロードしなければらない内部記憶装置。(備)主記憶装置という用語は，大型の計算システムの場合によく使われる。 main storage●main memory
11.01.18 キャッシュメモリ 処理機構が主記憶装置から得た命令及びデータのうち，後で使われる可能性の高いものの写しを保持するための，主記憶装置よりも小容量かつ，高速の緩衝記憶装置。 cache●cache memory
11.01.19 レジスタ 特定の記憶容量をもち，通常，特定の目的のために作られた内部記憶装置の一つ。 register
11.01.20 入出力チャネル 内部記憶装置と周辺装置の間のデータ転送を扱う機能単位。 input-output channel
11.01.21 直接記憶アクセス●DMA(省略形) 主記憶装置と周辺装置の間において，処理装置によるデータの処理を必要としないで，データを直接移動させるための技法。 direct memory access●DMA
11.01.22 制御装置●入出力制御装置●制御機構●入出力制御機構●IOC(省略形) 一つ以上の入出力装置を制御する機能単位。 controller●input-output controller●IOC (abbreviation)
11.01.23 入力装置●出力装置●入出力装置●入力機構●出力機構●入出力機構 計算機へ［から］［との間で］データを入力［出力］［入出力］する装置。 input unit●output unit●input-output unit●input device●output device●input-output device
11.01.23 出力装置●出力機構 計算機からデータを出力する装置。 output unit●output device
11.01.23 入出力装置●入出力機構 計算機との間でデータを入出力する装置。 input-output unit●input-output device
11.01.23 入力装置●入力機構 計算機へデータを入力する装置。 input unit●input device
11.01.24 多重チャネル●マルチプレクサチャネル 同時に動作する複数台の周辺装置と内部記憶装置との間のデータの転送を並行的に扱う機能単位。データ転送は，バイト単位又はブロック単位で行われる。 multiplexer channel
11.01.25 選択チャネル●セレクタチャネル 接続されている複数台の周辺装置のうち選択された1台と内部記憶装置との間のデータの転送を扱う機能単位。 selector channel
11.01.26 データ転送速度(処理装置における) 対応する装置間で転送される，単位時間当たりのビット数，バイト数又はブロック数。 data transfer rate
11.01.27 通信制御装置●通信制御機構 データ回線を介して伝送されるデータの授受に関する制御を行う機能単位。 communication control unit
11.01.28 演算時間 ある命令(加算，乗算，除算など)について，命令実行段階に費やされる時間に命令取出し段階の時間を加えたもの。ただし，前者だけを指す場合もある。 operation time
11.01.29 命令取出し段階 命令制御装置が前の命令の実行中又は実行終了後に，次に実行すべき命令を内部記憶装置から取り出し始めてから取り出し終わるまでの動作段階。 instruction fetch cycle
11.01.30 命令実行段階 命令制御装置が命令を取り出し終わってから，その実行が終わるまでの動作段階。 execution cycle
11.02.02 命令アドレスレジスタ●プログラムレジスタ●命令ポインタレジスタ 次に実行すべき命令のアドレスを保持する専用レジスタ。 instruction address register●program register●instruction pointer register
11.02.01 命令レジスタ 解釈のために命令を保持するレジスタ。 instruction register
11.02.03 指標レジスタ●インデックスレジスタ 命令の実行中にオペランドのアドレスを変更するために，その内容が用いられるレジスタ。(備)指標レジスタは，ループの実行制御のカウンタとして，配列の使用の制御，表引きのような用途に，又はスイッチやポインタとして，用いられる。 index register
11.02.04 基底レジスタ●基底アドレスレジスタ 基底アドレスを保持するレジスタ。 base register●base address register
11.02.05 フラグレジスタ 命令の実行中に起こる可能性のある特定の条件によってセットされるビットをもつ専用レジスタ。 flag register
11.02.06 割込みレジスタ 割込み処理に必要なデータを保持する専用レジスタ。 interrupt register
11.02.08 はん(汎)用レジスタ レジスタの集合のうち，通常，明示的にアドレスを指定できるレジスタであって，累算器，指標レジスタ又はデータの特殊操作用のように種々の目的に用いることができるもの。 general purpose register
11.02.09 浮動小数点レジスタ 浮動小数点表示法を用いて，データを操作するためのレジスタ。 floating-point register
11.02.10 固定小数点レジスタ 固定小数点表示法を用いて，データを操作するためのレジスタ。 fixed-point register
11.02.11 累算器●アキュムレータ レジスタの一種であって，演算の一つのオペランドを記憶し，演算後，その内容がその演算の結果で置換されるもの。 accumulator
11.02.12 算術レジスタ 算術演算又は論理演算のオペランド又は結果を保持するレジスタ。 arithmetic register
11.02.13 倍長レジスタ●3倍長レジスタ●4倍長レジスタ●N倍長レジスタ 単一のレジスタとして機能する2 [3] [4] [N]個のレジスタ。備考 倍長レジスタは，次のような目的に用いられる。(a)乗算において，積を記憶する。(b)除算において，部分商と剰余を記憶する。(c)文字操作において，文字列をけた送り又はアクセスする。 double length register●triple length register●quadruple length register●N-tuple length register●double register●triple register●quadruple register●N-tuple register
11.02.13 N倍長レジスタ 単一のレジスタとして機能するN個のレジスタ。 N-tuple length register●N-tuple register
11.02.13 3倍長レジスタ 単一のレジスタとして機能する3個のレジスタ。 triple length register●triple register
11.02.13 倍長レジスタ 単一のレジスタとして機能する2個のレジスタ。(備)倍長レジスタは，次のような目的に用いられる。(a)乗算において，積を記憶する。(b)除算において，部分商と剰余を記憶する。(c)文字操作において，文字列をけた送り又はアクセスする。 double length register●double register
11.02.13 4倍長レジスタ 単一のレジスタとして機能する4個のレジスタ。 quadruple length register●quadruple register
11.02.14 計時機構●タイマ 時間を計るために，規則的な間隔で内容が変化するレジスタ。 timer●clock register
11.02.15 レジスタ長 レジスタの記憶容量。 register length
11.02.16 間隔計時機構 指定された長さの時間が経過すると，割込み信号を発生する装置。 interval timer
11.03.01 加算器 入力データで表現される数の和を出力データとして表現する機能単位。 adder
11.03.02 直列加算器 数字位置ごとに順次，オペランドの対応する数字を加えることによって加算を行う加算器。 serial adder
11.03.03 並列加算器 オペランドのすべての対応する数字位置の数字について同時に加算を行う加算器。 parallel adder
11.03.04 けた上げ保留加算機 個々の数字位置に関して入力3個，和の出力1個及びけた上げ出力1個をもち，演算1サイクル内では，それ自身でけた上げ数の伝搬を行わない加算機。 carry-save adder
11.03.05 半加算機 被加数A及び加数Bの二つの入力，並びにけた上げなしの和S及びけた上げ数Cの二つの出力をもち，入力と出力とが次の表によって関係付けられる組合せ回路。(#表有り) half adder
11.03.06 全加算器 被加数D，加数E及び下位の数字位置から送られてくるけた上